解決方案與工藝流程

邏輯晶片微縮方案

針對高效能運算 (HPC) 處理器的核心圖案化服務。透過 High-NA EUV 技術，實現 2nm 以下節點的關鍵層曝光，優化電晶體密度與功耗比。

• - Node: < 2nm
• - App: AI / HPC

高頻寬記憶體 (HBM)

解決多層堆疊結構中的高深寬比通孔 (TSV) 光刻難題。確保在極端垂直堆疊下的對準精度，提升數據傳輸頻寬與良率。

• - Structure: 3D Stack
• - App: Memory / GPU

光子集成電路 (PIC)

應用光刻技術製造波導與微環諧振器。針對矽光子應用，提供低損耗、高精度的光學元件圖案化方案，推動光通訊革命。

• - Tech: Si-Photonics
• - App: Data Center